uma equipe de pesquisa da universidade de illinois foi pioneira em um novo processo de empilhamento de circuitos baseado em silício, fundamentado na integração vertical, abrindo assim um caminho totalmente inédito para sustentar a lei de moore — à medida que as abordagens convencionais de escalonamento planar atingem seus limites físicos, o espaço tridimensional surge como um avanço crucial para aprimorar o desempenho dos chips.
essa tecnologia se afasta da abordagem tradicional de reduzir continuamente as dimensões dos transistores; em vez disso, promove um aumento dramático na densidade de transistores dentro de um único chip ao empilhar com precisão múltiplas nanocamadas ultrafinas de silício. além disso, reduz significativamente as distâncias entre interconexões, elevando de forma expressiva a densidade computacional, ao mesmo tempo em que diminui o consumo de energia e a latência.
em seu núcleo, o método utiliza de modo inovador um processo de laminação assistido por rolos para transferir nanocamadas de silício monocristalino, com espessura atômica, para circuitos subjacentes pré‑fabricados, sem causar danos, garantindo um alinhamento de alta precisão entre as camadas e características elétricas superiores. os pesquisadores destacam que essa abordagem é altamente compatível com as linhas de fabricação cmos existentes, apresentando um claro potencial de industrialização e prometendo acelerar a implantação de processadores 3d de alto desempenho e de chips de processamento em memória de alta largura de banda.
