a micron technology anunciou recentemente que a escalada de produção de sua memória de alta largura de banda de sexta geração (hbm4) está avançando de forma eficiente, com melhorias no rendimento superando significativamente as da geração anterior, a hbm3. ao mesmo tempo, a versão aprimorada, a hbm4e, projetada para atender demandas ainda mais elevadas de desempenho, entrou na fase de preparação para a produção em massa e deverá iniciar oficialmente a fabricação em 2025.
na conferência de investidores do jpmorgan, manish bhatia, vice-presidente global de operações da micron, revelou que o ritmo atual de produção da hbm4 é duas vezes mais rápido do que o do produto hbm3 de 12 camadas lançado no ano passado, com um processo de otimização do rendimento consideravelmente acelerado. esse produto será utilizado pela primeira vez na próxima geração da plataforma de supercomputação de ia da nvidia, a vera rubin, suportando tarefas de treinamento e inferência de modelos em grande escala.
essa aceleração baseia-se em três pilares fundamentais: primeiro, a aplicação contínua e aprofundada do conhecimento técnico e do know-how de processos acumulados durante a produção em massa dos produtos hbm3 e hbm3e de 12 camadas; segundo, os chips dram centrais da hbm4 utilizam o já validado em escala processo de quinta geração 1β, da classe de 10 nanômetros, oferecendo alta estabilidade e desempenho maduro em termos de rendimento; e terceiro, a integração inovadora de chips base desenvolvidos internamente permite uma otimização sinérgica da arquitetura de empilhamento de dram e do desempenho das interconexões, elevando de forma abrangente a eficiência geral do módulo.
no entanto, a hbm4e — projetada para atender requisitos ainda mais exigentes de computação de ia — representa uma importante atualização no roteiro tecnológico da micron. seus núcleos de dram adotarão, pela primeira vez, o processo de sexta geração 1γ, da classe de 10 nanômetros — um nó de fabricação de ponta que também marca o uso inaugural, pela micron, do equipamento de litografia por ultravioleta extremo (euv) da asml, colocando-a ao lado dos processos de última geração 1c da samsung e da sk hynix. É importante destacar que os chips base da hbm4e deixarão de ser fabricados internamente pela micron, sendo terceirizados para a tsmc, aproveitando as capacidades líderes desta última em embalagens avançadas e integração heterogênea.
bhatia enfatizou que o desenvolvimento da hbm4e segue em bom ritmo, com os primeiros modelos genéricos compatíveis com o padrão jedec programados para a produção em massa no próximo ano, enquanto versões específicas para clientes também avançam paralelamente. embora soluções personalizadas tenham um custo mais elevado, as expectativas do mercado permanecem firmes graças à sua superior densidade de largura de banda, menor consumo de energia e suporte a funcionalidades escaláveis.
quanto ao cenário competitivo, a samsung planeja entregar amostras de engenharia da hbm4e no segundo trimestre deste ano, com os chips base fabricados em sua fábrica interna utilizando um processo de 4 nanômetros. já a sk hynix pretende fornecer amostras no segundo semestre e iniciar a produção em massa em 2025, continuando a terceirizar a fabricação dos chips base para a tsmc, usando um processo de 3 nanômetros.
olhando para o ano inteiro, a micron espera que, até meados do ano, os chips dram baseados no processo 1γ, combinados com sua nona geração de memória flash nand, representem mais de 50% do total de embarques. além disso, o dram 1γ deverá tornar-se o maior nó de processo de dram da empresa, medido pelo número de wafers produzidos.
